(51)Int.CI.

G11C 17/00

(21)Application number : 60-025685

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

13.02.1985

(72)Inventor: MIYAMOTO JUNICHI


TSUJIMOTO JUNICHI

(54) ELECTRICALLY ERASABLE AND REWRITABLE READ-ONLY MEMORY

(57)Abstract:

PURPOSE: To allow page mode programming and to suppress the probability of fault occurrence of a memory cell by providing a byte data buffer, a flag means which outputs a rewriting flag, and erasing means which erases stored data, and a writing means.

CONSTITUTION: A transistor (TR) group 28 for a transfer gate for byte data storage which is brought under gate control with the output of the 1st byte address decoder 22 and the 1st byte data storage circuit group (byte data buffer) 29 wherein writing byte data are stored temporarily are interposed in series between a data bus 27 and the bit line group 13 of the 1st cell group 11. Further, a TR group 31 for a page selection transfer gate which is brought under gate control with the output of a page decoder output line 30 and a TR group 32 for a column transfer gate which is brought under gate control with the output of the 1st column transfer gate driving circuit 26 are interposed in series.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

AVAILABLE COPY

◎ 公 開 特 許 公 報 (A) 昭61 - 184795

⑤Int Cl.⁴

識別記号

庁内發理番号

❷公開 昭和61年(1986)8月18日

G 11 C 17/00

101

6549-5B

審査請求 有 発明の数 1 (全6頁)

60発明の名称

電気的消去・再審込み可能な読出し専用メモリ

到特 顯 昭60-25685

愛出 願 昭60(1985) 2月13日

砂発 明 者 宮 本

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

@発明者 辻本 順一

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 顋 人 株 式 会 社 東 芝 川

川崎市幸区堀川町72番地

砂代 理 人

弁理士 鈴江 武彦

順

外2名

明 細 登

1.発明の名称

電気的消去・再替込み可能を脱出し専用メモリ

2. 特許的求の範囲

段のフラグ出力を参照して 型択し、 このメモリセル群に前記 パイトデータ パッファの格納 データ に対応した ひき込みを行なり ひき込み手 段とを具備することを特徴とする 鼠気的消去・ 再び込み可能な 銃出し 専用メモリ。

在するとをに過ななから反伝でして対しています。というがあり、アーロのではなっていません。アーロのでは、アーのでは、アーロのでは、アーのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーのでは、アーロのでは、アーのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロのでは、アーロの

3. 発明の単細な説明

[発明の技符分野]

本祭明は、辽気的消去・召谷込み可能な配出 し専用メモリ(E^2 PROM)に係り、特にペーシモ ードアログラミング系に記する。

このような方法によれば、システム的に紹び であり、本体メモリ」のカラムに対するパイト データのセレタタら不侵であり、メモリの集破 屁を高くとることができる。

(背景技術の問題点)

(强男 0 拉切的背景)

近年、E^ZPROM の大容ほ化に伴ない、E^ZPROM のアータなな込み時間が長いという間回を熔決 する方法として、短時間にデータの存を換えを 行なりためのページモードプログラミングが扱 窓されている。とのページモードプログラミン グの仕切は、322四に示すよりにページプログ ラムモー とにかける パイトロー とサイクルで ロ パイトのGBを込み データ(1ページ分)を全て 取り込んで内部にラッチしておき、次の前去サ イクルで貸き換え対众となるメモリセルの配位 アータを全て招去し、次のプログラムサイクル で頂兄ラッテしておいたデータをプログラム (☆◆込み)して過なの成み出しモードに戻る ものでひる。との均合、前去・プログラム時間 は、谷を込みデータのパイト徴に関係なく一定 (たと兄は5mo)なので、ページのペイト欲が 多いほど質質的にプログラム時間が短点される ことになる。

上記ページモードプログラミングの仕様を玖

(発男の目的)

本題明は上記の心間に聞かてなされたもので、同一ペイトデータの音を換えを避けて音を換えを必要とするペイトデータのみの母を鍛えを行なりペーツで一ドプログラミングが可能であり、メモリセルの不良発生の電率を抑制しわる意気的情会・再番込み可能を認出し専用メモリを提供するものである。

〔発明の板要〕

即ち、本発明は、ページモードプログラミン グ仕様を満足する E^ZPROM において、パイトロー ドサイクルで昔き込み対象となるページデータ のうちアータ書き換えを必要とするパイトデー タを一時的に格納するパイトデータパッファと、 同じくパイトロードサイクルで前記データ書き 換えを必要とするパイトデータに対応して書き 換えフラグを出力するフラグ手段と、消去サイ クルで上記フラグ手段のフラグ出力を参照して データ書を挟えを必要とするメモリセル群を思 択してその記憶データを消去する消去手段と、 プログラムサイクルでページ選択されたメモリ セル群のうちデータ書を換えを必要とするメモ リセル群を前記フラグ手数のフラグ出力を参照 して選択し、とのメモリセル群に前記ペイトデ ータパッファの格納データに対応した書き込み を行なり書き込み手段とを具備することを特徴 とするものである。

したがって、同一パイトアータの書を換えを

ト級からなるピット推弾、14は上記第1のセ ル群11における各メモリセルのフローティン グゲート用 MOS トラン リスタ Q, のゲートにトラ ンスファゲート用 MOS トラン タスタエるを介し て接続される第1のゲート制御墓であって、上 記ピット被称13と共に第1カラムに属してい る。同様に、16は兼記第2のセル群18にか ける各メモリセルのトランスファゲート用 MO8 トランジスタQ。の各一端にそれぞれ接続された 8本のピット値からなるピット値群、17は上 記載2のセル弾13にかける各メモリセルのフ ローティングゲート用 MOS トランジスタ Q, Oゲ ートにトランスファゲート用 MO8 トランジスタ 18を介して接続される第2のゲート解解線で あって、上記ピット兼群16と共に第2カラム に異している。そして、19は上記第1,第2 のセル群」」、18の各トランスファゲート用 トランジスタ Q. ねよび前記 MOS トランジスタ15. 18のゲートに共通接続されたワード値である。 一方、20はライトイネープル差、21はアド

避けて書き換えを必要とするパイトアータのみの書き換えを行なりページモードアログラミングが可能になるので、メモリセルの不良発生の確率を抑制することが可能になる。

(発明の実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

レスペス、11はこのアドレスペス11のアド レス信号をデコーとして前記第1のセル群11 のカラム選択を行なりためのパイトム選択用の 第1のペイトアドレスデコーダ、23は上記第 10ペイトアドレスアコーダススのアコード出 力によりゲート創御される MOS トランジスタ、 2 4 は前記ライトイネープル截200倍号によ りゲート動物される MOS トランジスタ、2 5 は 書き換えフラグを立てるためのフラグ手段であ って、たとえばその入力端が上記2個のトラン ジスタミミ,26を直列に介して接近された第 10フリップフロップ (FF) 回路、8 6 はこの ₽ ₹ 図 萬 ≴ ゟ の 出 力 に 応 じて 動 作 制 何 が 行 た わ れる第1のカラムトランスファゲート駆動図路 てある。 11は テータ ペスであり、このデータ **オスステと前記第1のセル料11のピット無料** 1 まとの間には、前記第1のパイトアドレスア コード11の出力によりゲート制御されるパイ トアータ格納用のトランスファゲート用トラン ジスタ群よると、書き換えパイトデータを一時

非選択バイトに対応する第2のバイトアドレス デコーダ35の出力は °0°レベルである。また、上記アドレスバス21上のアドレス信号の 変化に対応してデータバス27上に符き換えデータが順次現われるもので、データバス27に 現われた第1のセル群11に対応する舒き換え データはトランスファゲート用トランジス路群 28を通過して第1のデータストレージ回路群 29に格納される。

↓ 1、ページ 21 択トランスファゲート用トランジスタ群 √ 2、カラムトランスファゲート用トランジスタ辞 √ 3、カラムトランスファゲート用トランジスタ √ 4 が 20 けられている。

次に、上記 E²PROM におけるペーシモードプログラミング的作のうち、説明の簡単化のために代裂的にバイトデータ A , B に対応する効作について説明する。

いき、パイトデータAの行き換えを行ない、パイトデータBの行き換えは行なわないよりにユーザが忍択した均合について説明する。先ず、パイトロードサイクルにかいては、ライトイネープルは20が有なレベル(たとえば"1"レベル)となってデータの格納を待機するようになる。次に、アドレスパス21に選択パイトに対応するアドレス倡号が脱次現われるもので、アドレスパス21に現われた第1のセル弾11に対応するアドレス倡号により第1のパイトア対応するアドレス倡号により第1のパイトアメステコーダ22の出力は"1"レベルになるが、

ドが行なわれ、忍択バイトに対応して行き換え フラグが立つ。なお、このアータストレーン回路 群29、41と第1、第2のセル群111、12 のピットが設計18、16との間に対してれる。 ロピットがある。16との間に対してれる。 コンスファゲート用トランシスタ群3 コンスファゲート用トランシスタ群3 ランスファゲート用トランシスタ群3 ランスファゲート用とランシスタ群3 ランスファゲート用とランシスタ群3 の状態により、41とは気的に分別されている。

上記動作後(つきり、前記ライトイネープル 窓 8 0 が ° 1 ° レベルに なってから一定時間が 経過した後)、消去サイクルに入る。とのとき、ピット 懲罪 1 3 , 1 6 の全てのピット 急は図示しない 回路により 接地 国位に 設定され、 超れる 1 6 とたりード 懲 1 8 とプログラム 総 3 3 とは 第 1 で (たとえば 2 0 V) に 設定される。そして、第 1 の F F 回路 2 6 からのフラグ ° 1 ° 出力に より 倒卸された第 1 のカラムトランスファゲート 図

用トランジスタミイヤよびカラムトランスファ ゲート用トランジスタ群32の各トランジスタ のゲート電位は高量位に設定され、第2のFF 回路38からのフラグ"0"出力により刷御さ れた第2のカムトランスファゲート区防回路39 により、カラムトランスファゲート用トランジ スタ44およびカラムトランスファゲート用ト ランシスタ群43はオフ状態になる。したがっ て、第1のセル群11における各フローティン グゲートトランジスタ Qpは、ゲートにトランス ファゲート用トランツスタ34,15を経てプ ログラム線33から商電圧が印加されて消去砂 作を行なって消去状態(データ『1 ″)になる が、第2のセル群12にむける各フローティン グケートトランジスタ Q,はゲートに高電圧が印 加されないので消去動作を行なわない。

次に、プログラムサイクルに入ると、ピット 線群 I 3 , 1 6 の全てのピット線は接地 G位か ら開放され、ペーツデコーが出力線 3 0 が ~1~

地電位が与えられたメモリセルおよびピット線群 1 6 と第 2 のデータストレーツ回路群 4 1 との間のカラムトランスファゲート用トランジスタ群 4 2 がオフ状態になっている第 2 のセル群 1 2 の各メモリセルは、そのデータに何の変化も生じない。

また、上述したよりなページモードプログラミングにおいては、ページモードに入った時間 にメモリセルのデータを読み出してラッチして

段定される。とれKより、ページ溢択トランス ファゲート用トランジスタ群31,42はオン 状態になり、第1のデータストレーツ回路群29 のデータはトランシスタ辞31 および前記第1 のカラムトランスファゲート区団回路 2 6 の出 力によりオン状態に区跡されているカラムトラ ンスファゲート用トランジスタ群32を経て第 1のセル辞11に伝染され、"0"を存を込む メモリセルには高冠圧、"1"を容を込むメモ リセルには接地区位がそれぞれ印加される。と の場合、フローティングゲートトランツスダGo のゲート化トランスファゲート用トランジスタ 3 4 , 1 5 を経てプログラム憩 3 3 から接地区 位が与えられると共に、トランスファゲートト ランジスタ Q. の ドレインに対応する ピット 心か ら高鼠圧が印加されたメモリセルはデータ"O" が行き込まれ、その他のメモリセルのデータ内 容は変化しない。したがって、第1のセル第11 のうち蘇1のデータレジスタ回路群29から接

おく必要がないといり長所もある。

[発明の効果]

上述したように本発明の電気的消去・再符込み可能な説出し専用メモリによれば、同一データの音を換えを避けて音を換えを必要とするデータのみの音を換えを行なりページモードプログラミングが可能であり、メモリセルの不良発生の確認を抑削することができる。


4. 図面の簡単な説明

第1図は本発明に係る E²PROM の一実施例の一部を示す回路図、第2図は従来提案されている E²PROM のページモードプログラミングの各サイクルを示す図、第3図は従来考えられているページモードプログラミングのための回路方式を示す図である。

Q₈ …トランスファゲート、Q₉ …フローティングゲートトランジスタ、11,12 …モル群、18,16 …ピット 滋辞、14,17 …ゲート 聞御 禁、15,18,34,44 …トランスファゲート、19 …ワード 撤、20 … ライトイネー


イトアドレスデコーダ、23,24,36,37
… MOSトランジスタ、25,38…FF回路、26,39…カラムトランスファゲート区辺回路、27…データパス、29,41…データストレージ回路群(パイトデータパッファ)、30…ページデコーダ出力線、31,42…ページ 型択トランスファゲート群、32,43…プログラム線。

BEST AVAILABLE COPY



第 3 図

出頭人代理人 弁理士 鈴 江 武 彦



第 1 図

